


ZOOM Digital: Redimensionamen to de Imagens com FPGA em Verilog

TEC499 – SISTEMAS DIGITAIS

DISCENTES: ÍTALLO GUIMARÃES, KEVIN BORGES E LUCAS SILVA





Objetivos do projeto

Criar um co-processador gráfico em verilog que funcione sem ajuda de processadores externos.

Transmitir imagem num monitor via VGA .

Aplicar os 4 algoritmos de redimensionamento propostos no projeto em passos de 2x.

Utilizar chaves e/ou botões para determinar a ampliação ou redução da imagem (a partir da escolha dos algoritmos).

Sumário de Apresentação

- Diagrama da Máquina de Estados utilizada na resolução do problema;
- Diagrama de conexão entre os módulos do projeto;
- Dificuldades encontradas;
- Roteiro de testes.



Diagrama de conexão entre os módulos do projeto.




Diagrama da Máquina de Estados utilizada na resolução do problema

END_INSTRUCTION

Estado final para operação, nele as flags são atualizadas e as variáveis são resetadas, ele informa ao processador que a operação foi finalizada e vai para o estado IDLE.

IDLE

Estado padrão que o processador fica quando não existem operações a serem feitas, fica esperando um sinal dos botões. Ele é o estado inicial do processador.

LOAD_OP

Nesse estado o processador gera o opcode com base no estado dos botões e da chave seletora do algoritmo.

READ_PIXEL

Estado que o processador vai ler o pixel a ser operado da memória.

WAIT_READ

Estado para aguardar a leitura da memória caso seja necessário trabalhar com mais de um pixel, como o algoritmo de média de blocos.

NEXT_PIXEL


Estado para avançar no endereço de memória para o próximo pixel a ser processado e verificar se chegou ao fim da memória.

WRITE


Estado de escrita na memória secundária para o pixel que foi processado, esse estado contém a lógica necessária para salvar cada tipo de algoritmo com base no opcode.

EXECUTE


Estado que o pixel a ser processado entra na ALU, onde é feito o processamento com base no opcode.




Fluxograma dos algoritmos de zoom-in



Fluxograma do algoritmo de Média de blocos




Fluxograma do algoritmo de decimação



Configuração

Chaveamento:

- **SW9: Seletor de algoritmo**
- **KEY0: Zoom-in**
- **KEY1: Zoom-out**
-
- **KEY3: Reset**



Roteiro de Testes

Imagem Original



Zoom-in(Vizinho mais próximo)

1. Chave SW9 em estado 1
2. Seleciona o algoritmo: Vizinho mais próximo
3. Ativar o botão KEY1



Roteiro de Testes


Retorno zoom-in para imagem original

1. Ativação do botão KEY3: aplica o reset



Zoom-out (média de blocos)

1. Chave SW9 em estado 0
2. Seleciona o algoritmo: Média de Blocos
3. Ativar o botão KEY0



Roteiro de Testes

Retorno zoom-out para imagem original

1. Chave SW9 em estado 1
2. Seleciona o algoritmo: Replicação de Pixel
3. Desativar o botão KEY0
4. Ativar o botão KEY 1



Zoom-out (Decimação)

1. Chave SW9 em estado 0
2. Seleciona o algoritmo: Decimação
3. Ativação do botão KEY 0



Conclusão

Os objetivos do projeto foram alcançados.

O sistema funciona de forma autônoma, utilizando somente os componentes da placa.

Todos os quatro algoritmos funcionando.

Melhoria: Corrigir a lógica para conseguir aplicar os algoritmos mais de uma vez.

Referências:

PATTERSON, David A.; HENNESSY, John L.
Computer organization and design ARM edition: the
hardware software interface. Morgan kaufmann, 2016.

Manual da placa disponível em:
<https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmqOgo2j/view>